h1_key

  2022年8月25日，百度在量子開(kāi)發(fā)者大會(huì)上發(fā)布了集應(yīng)用、軟件、硬件三位一體的超導(dǎo)量子計(jì)算機(jī)“乾始”。其實(shí)早在1999年就已經(jīng)出現(xiàn)了第一個(gè)超導(dǎo)量子芯片，當(dāng)時(shí)的超導(dǎo)量子芯片壽命只有一個(gè)納秒，只可以用于做物理實(shí)驗(yàn)，實(shí)際作用并不大。隨著之后20年的發(fā)展，超導(dǎo)量子比特的相干時(shí)間從一個(gè)納秒變成一個(gè)毫秒，同時(shí)芯片上集成的量子比特個(gè)數(shù)也在逐年遞增。最近幾年量子比特?cái)?shù)目已經(jīng)接近乃至超過(guò)100多個(gè)。

  2019年谷歌發(fā)布的“懸鈴木”量子芯片包含53個(gè)比特，并且首次展示量子霸權(quán);之后中科大在“祖沖之”號(hào)66比特超導(dǎo)量子芯片上再次實(shí)現(xiàn)了量子優(yōu)越性;浙江大學(xué)的“天目一號(hào)”量子芯片有36個(gè)量子比特，驗(yàn)證了拓?fù)鋾r(shí)間晶體。這幾款量子芯片有一個(gè)共同點(diǎn)，是一種含耦合器的架構(gòu)。除此之外，在單個(gè)量子比特的相干時(shí)間提升方面也有很好的進(jìn)展，比如北京量子院的相關(guān)工作，單個(gè)量子比特的壽命已經(jīng)超過(guò)500微秒，在國(guó)際上處于領(lǐng)先水平。值得補(bǔ)充的是，就在準(zhǔn)備此報(bào)告期間，IBM 發(fā)布了443比特的超導(dǎo)量子芯片，它的芯片架構(gòu)不同于之前提到的耦合器架構(gòu)。

  除了以上列舉，在國(guó)內(nèi)外還有很多研究機(jī)構(gòu)和院所都在研制超導(dǎo)量子芯片，且都有著不同程度的進(jìn)展。那么目前超導(dǎo)量子芯片處于什么階段呢?從比特的數(shù)量來(lái)講，已接近100個(gè)比特，或者有的研究機(jī)構(gòu)已經(jīng)可以超越100個(gè)比特，所以我們?cè)谥鸩竭~進(jìn)百比特的時(shí)間節(jié)點(diǎn)。我們將它定義為含噪量子計(jì)算時(shí)代，原因是當(dāng)前的芯片是不完美的，比特的質(zhì)量和芯片的操控還亟待提高。在芯片上會(huì)出現(xiàn)很多噪聲，如何對(duì)付這些噪聲，也具有很大的挑戰(zhàn)性。

機(jī)遇和挑戰(zhàn)

  放眼未來(lái)，從樂(lè)觀的角度來(lái)看，將來(lái)有成千上萬(wàn)甚至百萬(wàn)比特的量子芯片會(huì)被研發(fā)出來(lái)。到時(shí)，我們有機(jī)會(huì)真正實(shí)現(xiàn)一個(gè)邏輯量子比特，以及展示出有實(shí)際應(yīng)用價(jià)值的量子優(yōu)勢(shì)。在這個(gè)過(guò)程中會(huì)有很多技術(shù)需要去研發(fā)與變革，這其中充滿(mǎn)了機(jī)遇，當(dāng)然也面臨著諸多挑戰(zhàn)。

  ●從科研方面來(lái)講，量子比特的退相干機(jī)制還有待深挖，如何讓量子比特的相干時(shí)間變得更長(zhǎng)?當(dāng)一個(gè)芯片上量子比特?cái)?shù)目越來(lái)越多時(shí)，會(huì)出現(xiàn)很多不想要的寄生模式以及不同的器件之間會(huì)發(fā)生串?dāng)_，如何解決這個(gè)問(wèn)題也是比較困難的。除了研制新型的架構(gòu)或者新型的比特，發(fā)展到一定程度后如何實(shí)現(xiàn)不同芯片之間的互聯(lián)也變得非常關(guān)鍵?芯片上比特?cái)?shù)目的擴(kuò)展以及分布式的量子計(jì)算都是非常必要的一件事情。

  ●除了科研探索之外，在工程上也有很多事情要做。當(dāng)芯片上的比特?cái)?shù)目越來(lái)越多的時(shí)候，我們?nèi)绾巫屧O(shè)計(jì)變得更加的自動(dòng)化變成一件非常緊急的事情。如果用傳統(tǒng)手工或者半自動(dòng)的方法，效率會(huì)變得非常的低下。芯片的 “設(shè)計(jì)-微納加工-測(cè)控“ 閉環(huán)如果能有效的運(yùn)轉(zhuǎn)，對(duì)芯片研發(fā)非常重要。

  ●最后則是人才方面，如果沒(méi)有人才，前面的科研和工程就無(wú)從談起了，所以芯片領(lǐng)域需要有交叉學(xué)科的復(fù)合型人才。

超導(dǎo)量子芯片是如何做出來(lái)的呢?

  ■ 背景

  與經(jīng)典芯片類(lèi)似，超導(dǎo)量子芯片是超導(dǎo)量子計(jì)算中的物理載體，芯片上通常會(huì)集成多個(gè)超導(dǎo)量子比特，將量子信息編碼在量子比特上，通過(guò)操控量子比特來(lái)實(shí)現(xiàn)特定的量子任務(wù)。以下是超導(dǎo)量子芯片的卡通圖，圖中“十字形”代表了量子比特，用來(lái)編碼量子信息?！皬潖澢钡氖亲x取腔，用來(lái)對(duì)量子比特進(jìn)行間接的測(cè)量?？刂凭€(xiàn)用來(lái)控制量子比特，讀取線(xiàn)用來(lái)讀取量子比特，最后在芯片的邊緣會(huì)有引腳，用來(lái)連接微波電子學(xué)設(shè)備。比較有趣的是芯片基本元素與科學(xué)家 DiVincenzo 的量子計(jì)算機(jī)判據(jù)可以非常好的對(duì)應(yīng)起來(lái)。比如，如果你要造一臺(tái)量子計(jì)算機(jī)，需要相干時(shí)間比較長(zhǎng)可以擴(kuò)展的量子比特對(duì)，需要擁有一套通用的量子門(mén)操作，需要對(duì)量子比特有讀取、測(cè)量的能力。

  ■ 量子比特

  對(duì)物理學(xué)家來(lái)說(shuō)，量子比特是一個(gè)人工原子，可以想象它有很多能級(jí)，從中挑出二能級(jí)就可以用來(lái)做量子比特。此外超導(dǎo)量子比特也可以建模成一個(gè)等效電路，一個(gè)電容跟非線(xiàn)性的元件并聯(lián)在一起就可以看做是一個(gè)量子比特。我們今天重點(diǎn)想談的是從等效電路層面更下面一層的版圖層面，有了芯片版圖就可以利用微納技術(shù)加工出實(shí)際的樣品，也是就所謂的量子芯片或者量子處理器。

  超導(dǎo)量子比特的工作頻率大概是在幾個(gè) GHz 量級(jí)，我們可以用微波去操控它。通常芯片上的相干時(shí)間也就是比特壽命，大概有幾十微秒。我們?cè)谧鲂酒鎴D設(shè)計(jì)的時(shí)候，幾何構(gòu)型會(huì)有 Grounded 型和 Floating 型。當(dāng)我們有一個(gè)量子比特的時(shí)候自然而然就會(huì)關(guān)心怎么樣把它做到更多擴(kuò)展，這就是所謂的比特拓?fù)浣Y(jié)構(gòu)，中科院物理所之前發(fā)布的43比特芯片就是一維鏈狀，像中科大、浙江大學(xué)的芯片通常是二維棋盤(pán)狀的。

  ■ 讀取腔

  讀取腔與比特類(lèi)似，也會(huì)有不同層次的理解。讀取腔是用來(lái)做測(cè)量的，測(cè)量量子比特的狀態(tài)為0或者1。如果把讀取腔跟量子比特連起來(lái)，在量子比特不同狀態(tài)下會(huì)有不同的結(jié)果，比如連上量子比特后譜線(xiàn)會(huì)發(fā)生色散頻移，可以以此區(qū)分量子比特的狀態(tài)。在電路層面，讀取腔可以理解為一個(gè) LC 電路振蕩器。在芯片版圖層面，讀取腔像蛇一樣彎彎曲曲的結(jié)構(gòu)，事實(shí)上是一個(gè)共面波導(dǎo)，會(huì)有特定的共振頻率。

  通常在超導(dǎo)量子計(jì)算中，關(guān)于比特的讀取是間接性的，比特會(huì)耦合一個(gè)讀取腔。此外比特跟讀取腔通常處于一個(gè)色散耦合，目的是在測(cè)量的時(shí)候避免破壞量子比特的狀態(tài)。

  如果將量子比特和讀取腔拼起來(lái)，就涉及到了耦合。耦合種類(lèi)包含比特與比特耦合、比特與讀取腔耦合、比特與控制線(xiàn)耦合、讀取腔和讀取線(xiàn)耦合等。還會(huì)有其它各種各樣的耦合，比如寄生模式。我們會(huì)意識(shí)到，在芯片設(shè)計(jì)中器件間耦合強(qiáng)度的設(shè)計(jì)和實(shí)現(xiàn)是非常關(guān)鍵的一部分。

  ■ 超導(dǎo)量子芯片的特征參數(shù)

  通常，兩個(gè)比特會(huì)直接耦合，但含耦合器的超導(dǎo)量子芯片架構(gòu)中會(huì)在兩個(gè)比特之間再插入一個(gè)比特，這個(gè)比特不會(huì)編碼量子信息，只用來(lái)調(diào)節(jié)兩個(gè)量子比特之間的等效耦合強(qiáng)度。通過(guò)調(diào)節(jié)它的頻率可以實(shí)現(xiàn)兩個(gè)量子比特之間耦合強(qiáng)度的調(diào)控，甚至可以做到關(guān)斷這兩個(gè)量子比特之間的耦合。

  當(dāng)我們有一個(gè)量子芯片后，會(huì)關(guān)心它的特征參數(shù)或者性能指標(biāo)。對(duì)芯片來(lái)說(shuō)，首先會(huì)關(guān)注它的比特頻率是多大，失諧性有多強(qiáng)。如果有多個(gè)比特，我們還會(huì)關(guān)注比特間的耦合強(qiáng)度。如果有耦合器結(jié)構(gòu)，會(huì)關(guān)注比特跟耦合器的一個(gè)色散比例是不是滿(mǎn)足要求，讀取腔的頻率以及比特跟讀取腔的耦合強(qiáng)度等。當(dāng)芯片上有多個(gè)器件，還會(huì)關(guān)注次近鄰串?dāng)_是不是符合需求。總而言之，一塊芯片同時(shí)滿(mǎn)足這些指標(biāo)是一件非常有挑戰(zhàn)性的事情。

超導(dǎo)量子芯片設(shè)計(jì)的理論和技術(shù)

  我們的芯片設(shè)計(jì)大概分為芯片設(shè)計(jì)、仿真驗(yàn)證、版圖繪制三個(gè)環(huán)節(jié)。

  芯片設(shè)計(jì)，首先會(huì)將芯片進(jìn)行模塊化的設(shè)計(jì)，比如，如何去設(shè)計(jì)這個(gè)量子比特以及量子比特之間的耦合。之后把各個(gè)模塊拼起來(lái)，對(duì)芯片進(jìn)行嚴(yán)謹(jǐn)?shù)姆抡骝?yàn)證，對(duì)特征參數(shù)以及性能指標(biāo)進(jìn)行一項(xiàng)一項(xiàng)的檢查。檢查通過(guò)以后對(duì)版圖進(jìn)行繪制，最終會(huì)產(chǎn)生一個(gè)完整的芯片 GDS 版圖，還有一份完整的性能分析報(bào)告，最后把版圖交付到微納加工間進(jìn)行生產(chǎn)。目前百度在芯片設(shè)計(jì)領(lǐng)域已有40余項(xiàng)高水平專(zhuān)利。

  ■ 芯片設(shè)計(jì)

  百度研發(fā)了針對(duì)量子比特模塊的基于等效電路啟發(fā)式設(shè)計(jì)。傳統(tǒng)的設(shè)計(jì)流程是首先初始化一個(gè)版圖，對(duì)其進(jìn)行等效電路的建?？梢缘玫焦茴D量，再通過(guò)哈密頓量得到特征參數(shù)。如果特征參數(shù)不符合要求，將重新修改版圖，然后再循環(huán)設(shè)計(jì)。這種設(shè)計(jì)最大的問(wèn)題是把版圖當(dāng)做一個(gè)黑盒子，比較盲目，而且設(shè)計(jì)迭代效率比較低。

  這里我們給出了一套優(yōu)化方案。要研究一個(gè)特定耦合架構(gòu)的比特模塊，當(dāng)建模好后把哈密頓量寫(xiě)出來(lái)，然后根據(jù)想要的特征參數(shù)來(lái)反饋給哈密頓量參數(shù)，之后再對(duì)芯片進(jìn)行等效電路建模，推導(dǎo)出所需要的電學(xué)參數(shù)需要滿(mǎn)足什么樣的條件。有了這些電學(xué)參數(shù)再去設(shè)計(jì)版圖就會(huì)變得輕松很多。

  當(dāng)要設(shè)計(jì)一個(gè)含耦合器的量子比特單元時(shí)，首先我們會(huì)關(guān)注微納加工或者實(shí)際測(cè)控中對(duì)比特還有耦合器的頻率限制是怎么樣的，有沒(méi)有最大或最小的頻率限制，比特和耦合器的色散比例有什么限制。根據(jù)這些限制條件，通過(guò)推導(dǎo)得到要設(shè)計(jì)的電容參數(shù)所滿(mǎn)足的最優(yōu)解方程組以及最優(yōu)的頻率參數(shù)組合。再通過(guò)額外的約束，會(huì)得到一個(gè)最優(yōu)的電容參數(shù)組合。一個(gè)初始版圖通常它是不符合需求的，經(jīng)過(guò)快速迭代的方式最后得到一個(gè)版圖，它是滿(mǎn)足最優(yōu)的參數(shù)。另外一個(gè)最優(yōu)的頻率參數(shù)組合，基于所有的電容參數(shù)組合可以確定分解對(duì)應(yīng)的等效電感，把芯片版圖中約瑟夫森結(jié)的結(jié)面積給確定下來(lái)。這樣一個(gè)流程會(huì)讓量子比特模塊的設(shè)計(jì)變得高效。

  除此之外，我們對(duì)于讀取模塊的設(shè)計(jì)也有一些創(chuàng)新。把讀取模塊的設(shè)計(jì)分成很多節(jié)點(diǎn)，每一步都非常清楚。讀取模塊通常會(huì)有一個(gè)讀取腔，但是也會(huì)給它配套設(shè)計(jì)一個(gè)濾波器來(lái)增強(qiáng)它的讀取效率以及平衡量子比特的品質(zhì)因子。通過(guò)這個(gè)設(shè)計(jì)可以讓讀取模塊的設(shè)計(jì)非常流程化，讓整個(gè)過(guò)程變得自動(dòng)化。目前，我們可以實(shí)現(xiàn)輸入讀取腔的頻率一鍵生成所需要的版圖，不需要人工干預(yù)，設(shè)計(jì)的效率非常高。

  ■ 仿真驗(yàn)證

  當(dāng)我們完成設(shè)計(jì)完后，很重要的一個(gè)工作就是做耦合的驗(yàn)證。驗(yàn)證的方法有很多種，針對(duì)不同器件之間的耦合強(qiáng)度，我們研發(fā)了一種定量的刻畫(huà)方法，叫做 Normal mode 方法。芯片版圖上面有很多器件，不同的原點(diǎn)代表不同的器件。我們需要解決的問(wèn)題就是確定其中任意兩個(gè)器件之間的等效耦合強(qiáng)度有多強(qiáng)。Normal mode 方法核心思想是假如兩個(gè)器件之間沒(méi)有耦合，我們將這兩個(gè)器件對(duì)應(yīng)的頻率稱(chēng)作 Bare mode，但是通過(guò)耦合強(qiáng)度修正后，兩個(gè)器件的模式會(huì)雜化在一起形成新的頻率 Normal mode，其中 Bare mode 和 Normal mode 會(huì)通過(guò)耦合強(qiáng)度聯(lián)系起來(lái)。換句話(huà)說(shuō)，如果我們同時(shí)知道了 Bare mode 和 Normal mode 就可以反推計(jì)算得到器件間的耦合強(qiáng)度。

  但是 Bare mode 的求解并不是顯而易見(jiàn)的，我們的方法中最重要的一個(gè)技巧就是把 Bare mode 求出來(lái)。當(dāng)你需要確定一個(gè)器件 Bare mode 的時(shí)候，通過(guò)調(diào)控它周邊的器件，把它周邊的器件都調(diào)節(jié)成一個(gè)頻率比較大失諧的 mode，然后再去仿真 Normal mode 可以近似的認(rèn)為它是 Bare mode。右側(cè)是一個(gè)簡(jiǎn)單的實(shí)驗(yàn)來(lái)驗(yàn)證這個(gè)方法的準(zhǔn)確性，它包含有兩個(gè)比特的近鄰耦合，通過(guò)改變比特上的等效電感值，進(jìn)而來(lái)計(jì)算兩個(gè)比特之間的耦合強(qiáng)度。可以發(fā)現(xiàn)，在不同的電感值下，Normal mode 方法與等效電路方案吻合的非常好。此外該方法也適用于版圖上有多個(gè)器件。

  當(dāng)然這個(gè)方法也有缺點(diǎn)，需要周邊的器件頻率在仿真中可以調(diào)節(jié)。當(dāng)它的周邊器件不可以調(diào)節(jié)的時(shí)候，比如量子比特周?chē)淖x取腔頻率是不可以調(diào)的，我們也研發(fā)了一種叫做掃頻的方法來(lái)確定量子比特跟讀取腔之間的耦合強(qiáng)度。這個(gè)方法事實(shí)上是借鑒了我們?cè)趯?shí)驗(yàn)上測(cè)量耦合強(qiáng)度的一個(gè)方法。我們會(huì)不斷的改變量子比特的等效電感值，也就是改變這個(gè)量子比特的頻率，再去仿真兩個(gè)器件的 Normal mode 頻率。通過(guò)分析得到了掃頻曲線(xiàn)最窄的地方就是量子比特跟讀取腔共振的地方，最窄寬度是2倍的共振耦合強(qiáng)度。最后需要再做一個(gè)后處理就可以得到在量子比特頻率下量子比特跟讀取腔的耦合強(qiáng)度。實(shí)驗(yàn)驗(yàn)證方面，通過(guò)三次不同的實(shí)驗(yàn)可以得到量子比特和讀取強(qiáng)度耦合強(qiáng)度，它跟等效電路的預(yù)測(cè)也是非常接近的。這里值得一提的是，我們沒(méi)有對(duì)量子比特讀取進(jìn)行建模處理，只是把它當(dāng)做一個(gè)黑盒子進(jìn)行仿真驗(yàn)證。

  ■ 版圖繪制

  我們對(duì)版圖進(jìn)行仿真驗(yàn)證之后，最后一步就是進(jìn)行版圖繪制。我們研發(fā)了兩套方法，一套就是關(guān)于電磁仿真的交互腳本，我們?cè)谛酒O(shè)計(jì)的時(shí)候會(huì)對(duì)接一個(gè)電磁仿真軟件用來(lái)仿真驗(yàn)證。通常來(lái)說(shuō)版圖的繪制是非常復(fù)雜的，尤其是去繪制讀取腔和一些不規(guī)則形狀的量子比特，手繪的效率是非常低下的，而且容易出錯(cuò)。有了電磁仿真交互腳本以后，在芯片研發(fā)這一個(gè)環(huán)節(jié)效率會(huì)非常高，直接畫(huà)出三維圖形對(duì)接仿真軟件，讓它自動(dòng)化運(yùn)行進(jìn)行仿真驗(yàn)證。

  另外還有一個(gè) Gdspy python 包，它通常是用來(lái)繪制二維圖形，雖不能直接用于仿真，但是對(duì)最終的 gds 版繪制速度非常快，功能也比較豐富?；?Gdspy python 繪制完的版圖可以直接交付到微納加工間。

百度量子芯片進(jìn)展

  我們已經(jīng)完成了一款81比特含耦合器 3D Flip Chip 量子芯片的設(shè)計(jì)。這個(gè)芯片有兩層，上層叫核心器件層，81個(gè)量子比特中每個(gè)量子比特間會(huì)有一個(gè)耦合器用來(lái)連接量子比特。下層是布線(xiàn)層，用來(lái)讀取和控制量子比特。在芯片設(shè)計(jì)之前我們會(huì)列一個(gè)核心的指標(biāo)，通過(guò)設(shè)計(jì)來(lái)滿(mǎn)足這些指標(biāo)，最后一項(xiàng)一項(xiàng)進(jìn)行檢查。通過(guò)多種方法交叉驗(yàn)證，它的特征參數(shù)和性能指標(biāo)都達(dá)到了設(shè)計(jì)的預(yù)期。該芯片的特色是量子比特的距離做到了2022微米。

  版圖分為核心器件層和布線(xiàn)層。核心器件層，量子比特跟量子比特之間有一個(gè)長(zhǎng)條是耦合器，用來(lái)調(diào)節(jié)量子比特之間的等效強(qiáng)度，每個(gè)量子比特會(huì)分配一個(gè)獨(dú)立的讀取腔用來(lái)讀取。布線(xiàn)層利用雙排引腳的設(shè)計(jì)來(lái)提高集成度。此外，所有的控制線(xiàn)和讀取線(xiàn)都沒(méi)有跨過(guò)量子比特的上空，這是是為了最大程度的保護(hù)量子比特，所有的線(xiàn)都只能跨過(guò)耦合器。

  剛才也談到芯片上有81個(gè)量子比特，144個(gè)耦合器讀取腔，每個(gè)比特配一個(gè)讀取腔和一個(gè)濾波器，另外包含有14個(gè)測(cè)試約瑟夫森結(jié)，3996個(gè)銦柱。在測(cè)控方面，每一個(gè)量子比特會(huì)有一根 XY 和 Z 線(xiàn)，它是二合一的，每一個(gè)耦合器會(huì)有一根 Z 線(xiàn)，九個(gè)讀取腔共用一路讀取線(xiàn)，所以會(huì)有九進(jìn)九出的讀取線(xiàn)。有243個(gè)引腳，銦柱跟核心器件層保持一一對(duì)應(yīng)的關(guān)系。布線(xiàn)中最小的線(xiàn)間距是60微米。

  芯片版圖的特征參數(shù)和性能指標(biāo)主要是從兩方面進(jìn)行了仿真驗(yàn)證。一方面是 Qubit-Coupler-Qubit 耦合器架構(gòu)。為了驗(yàn)證這個(gè)架構(gòu)，我們用了三種獨(dú)立的方法分別進(jìn)行驗(yàn)證，最后這三個(gè)方法都給出了同樣的結(jié)果。

  ●等效電路方法。先對(duì)版圖進(jìn)行等效電路的建模，去仿真這個(gè)版圖得到相關(guān)的電學(xué)參數(shù)，包含器件間的自電容以及器件與器件之間的互電容。然后再對(duì)它進(jìn)行等效電路建模進(jìn)行分析，最后得到性能指標(biāo)。我們最關(guān)心的是 Qubit 跟 Qubit 之間的等效耦合強(qiáng)度隨著耦合器頻率的變化，發(fā)現(xiàn)它隨著頻率變化在特定的一個(gè)點(diǎn)會(huì)產(chǎn)生一個(gè)零點(diǎn)，所謂零點(diǎn)就是代表比特之間的耦合可以關(guān)斷，但是在打開(kāi)點(diǎn)也能得到一個(gè)比較強(qiáng)的耦合。

  ●Normal mode 方法，之前也都有介紹到。

  ●我們自研的 iEPR 方法，它是基于仿真得到的電磁場(chǎng)分布來(lái)確定耦合強(qiáng)度。這幾種方法給出了同樣的預(yù)測(cè)結(jié)果，可以在一個(gè)特定的點(diǎn)找到它的某個(gè)關(guān)閉或者是打開(kāi)點(diǎn)。Qubit 跟 Qubit 存在關(guān)斷點(diǎn)，它的打開(kāi)點(diǎn)可以達(dá)到12～15 MHz 的耦合強(qiáng)度。Qubit 的非諧性是240MHz。色散比例方面關(guān)斷點(diǎn)是1/19，打開(kāi)點(diǎn)小于1/8，也符合我們的預(yù)期。

  讀取模塊。讀取模塊這主要是設(shè)計(jì)讀取腔和濾波器，重點(diǎn)關(guān)注讀取腔和比特、讀取腔和濾波器、濾波器與讀取線(xiàn)之間的耦合。采用了9路復(fù)用讀取線(xiàn)，9組讀取腔的頻率間隔為80MHz，帶寬是640MHz，讀取腔跟比特的耦合強(qiáng)度在50到 60MHz 左右。其中我們使用了三種不同的方法來(lái)進(jìn)行驗(yàn)證，分別是等效電路方法、iEPR 方法以及掃頻方法，設(shè)計(jì)的頻率與耦合強(qiáng)度均符合預(yù)期。

  ■ 版圖優(yōu)勢(shì)和特色

  大家如果關(guān)注業(yè)界含耦合器的超導(dǎo)量子芯片的話(huà)，會(huì)發(fā)現(xiàn)一個(gè)非常有趣的現(xiàn)象，大部分的結(jié)構(gòu)都是6×n(6代表行數(shù)，n 代表列數(shù))的芯片。比如我們會(huì)看到6×6、6×9、6×10、6×11、6×12的芯片。為什么都是 6×n 呢?這是因?yàn)槿绻?Flip Chip 的結(jié)構(gòu)去設(shè)計(jì)芯片的話(huà)，在布線(xiàn)的時(shí)候會(huì)有一個(gè)很強(qiáng)的限制，測(cè)控線(xiàn)只能過(guò)耦合器不能跨過(guò)量子比特。但是通常的耦合器很難做到很長(zhǎng)距離，所以一般只能做到6×n。但我們的芯片由于比特間距的長(zhǎng)程設(shè)計(jì)，量子比特之間的間距做到了2022微米，這是非常長(zhǎng)的一個(gè)結(jié)構(gòu)，我們就有機(jī)會(huì)做一個(gè) 9×n 的量子芯片，就有機(jī)會(huì)實(shí)現(xiàn)更大的 Distance。Distance 是量子糾錯(cuò)碼的一個(gè)核心指標(biāo)，目前業(yè)內(nèi)最好的方案是 d=5 的實(shí)現(xiàn)。如果我們能夠?qū)⑿酒苽涑鰜?lái)的話(huà)，性能指標(biāo)也符合預(yù)期，那么我們就有可能實(shí)現(xiàn)這種更高效率的糾錯(cuò)碼。

  量子比特間距設(shè)計(jì)很遠(yuǎn)還有一個(gè)好處，量子比特之間的關(guān)聯(lián)錯(cuò)誤抑制會(huì)降低，在量子糾錯(cuò)中，量子比特的關(guān)聯(lián)錯(cuò)誤通常是非常致命的因素。此外我們擁有非常大的布線(xiàn)空間，每一個(gè)量子比特都可以配一個(gè)獨(dú)立的濾波器，從而提升量子比特的相干時(shí)間和讀取的保真度。我們?cè)谧霰忍亻L(zhǎng)程設(shè)計(jì)的同時(shí)，也實(shí)現(xiàn)了比特間較高的耦合強(qiáng)度，因此有利于實(shí)現(xiàn)快速高保真度的兩比特量子門(mén)。

總結(jié)：

  超導(dǎo)量子芯片研發(fā)流程大概如下：在設(shè)計(jì)之前我們需要有一個(gè)目標(biāo)算法，根據(jù)這些目標(biāo)算法設(shè)計(jì)量子芯片的拓?fù)浣Y(jié)構(gòu)，根據(jù)微納加工和測(cè)控限制來(lái)確定它的特征參數(shù)，根據(jù)這些參數(shù)就可以進(jìn)行芯片設(shè)計(jì)。芯片設(shè)計(jì)完成版圖繪制后交付到微納加工進(jìn)行加工，加工完以后把芯片封裝好送到制冷機(jī)進(jìn)行測(cè)試，測(cè)試完以后通常會(huì)告訴我們芯片是否是 OK 的，可能需要再去迭代設(shè)計(jì)進(jìn)行微納加工和測(cè)試循環(huán)，直到達(dá)到標(biāo)準(zhǔn)。我個(gè)人認(rèn)為，芯片設(shè)計(jì)中微納加工芯片標(biāo)定閉環(huán)的效率是非常重要的，如果我們能夠把每一個(gè)環(huán)節(jié)都做到極致，把閉環(huán)高效地轉(zhuǎn)起來(lái)，量子芯片的研發(fā)效率就會(huì)得到更大的提升。

  量子芯片自動(dòng)化也是非常重要的一點(diǎn)，當(dāng)我們比特很少的時(shí)候，可以用手動(dòng)或者半自動(dòng)的方法。一旦比特變得很多，變成幾千幾萬(wàn)幾十萬(wàn)的時(shí)候，就需要用到量子芯片的自動(dòng)化設(shè)計(jì)工具。可以類(lèi)比經(jīng)典的芯片，在上個(gè)世紀(jì)60年代的時(shí)候，經(jīng)典芯片也是手繪圖紙，隨后在計(jì)算機(jī)引入以后有了 CAD，之后又發(fā)展到 CAE、EDA。量子芯片也應(yīng)該有這樣一個(gè)發(fā)展的歷程，百度量子做該方向之初就有這方面的考慮。比如，在芯片設(shè)計(jì)方面，對(duì)于比特模塊的設(shè)計(jì)、讀取模塊的設(shè)計(jì)盡可能提高自動(dòng)化，能計(jì)算機(jī)做的就讓計(jì)算機(jī)做。在仿真驗(yàn)證方面，我們也研發(fā)了一套自動(dòng)化的程序。在繪制層方面，自動(dòng)化的布線(xiàn)、自動(dòng)化的添加銦柱都有現(xiàn)成的程序。除此之外，多層設(shè)計(jì)和不同量子芯片互聯(lián)將是未來(lái)非常重要的發(fā)展方向。