IMC - HALL 簡介
霍爾效應(yīng)技術(shù)已廣泛應(yīng)用于電流檢測、磁位置檢測和地磁場傳感器(也稱為電子羅盤)領(lǐng)域。霍爾效應(yīng)技術(shù)的優(yōu)勢在于可以集成到標(biāo)準(zhǔn) CMOS 工藝中,成為了一種頗具成本優(yōu)勢的檢測技術(shù)。Melexis 還擁有專有的集磁點(diǎn) (IMC) 技術(shù),使用高性能硅霍爾片進(jìn)行測量,將局部的水平磁場 (Bx) 轉(zhuǎn)換為垂直分量 (Bz)。
▲ 該動畫展示了電流流過銅排時產(chǎn)生的磁場線,演示不同部位對磁場線產(chǎn)生的影響:
屏蔽罩主要用于將磁場集中在一個區(qū)域內(nèi)。
集磁點(diǎn)(來自芯片)使磁力線“彎曲”并集中,便于水平霍爾板(來自芯片)檢測
圖中的示例只關(guān)注集磁點(diǎn)本身,展示了集磁點(diǎn)的工作原理
(黃色圓盤表示集磁點(diǎn))
集磁點(diǎn)不僅可以提高靈活性,還具有磁增益與尺寸成正比的直接優(yōu)勢。
IMC - HALL 與機(jī)械裝配誤差
當(dāng)涉及到電流檢測時,機(jī)械設(shè)計在檢測技術(shù)的選擇中起著重要作用。導(dǎo)流體相對于傳感器芯片的位置有多種可能性,這正是 IMC-Hall® 技術(shù)相比傳統(tǒng)基于磁芯解決方案帶來諸多優(yōu)勢。
首先,電流導(dǎo)體(也可以嵌入 PCB)、PCB 和傳感芯片可實(shí)現(xiàn)高效緊湊的垂直堆疊。這對于在大尺寸 PCB 上搭載電流傳感器芯片以及其他組件的嵌入式應(yīng)用而言格外實(shí)用。該技術(shù)可簡化組裝過程,這在中間組裝過程中體現(xiàn)的尤為明顯。
其次,該技術(shù)檢測方向平行于芯片,芯片可以采用表面貼片式封裝。這可簡化 PCB 封裝過程,從而節(jié)省成本。
相比之下,基于磁芯的技術(shù)則需要采用通孔式封裝,并不適合垂直堆疊。采用該技術(shù)的廠商試圖引入成本更高的引腳彎折技術(shù),實(shí)現(xiàn)芯片的表面貼片式封裝。有時,塑料支架甚至需要達(dá)到更高的抗機(jī)械振動性。振動可以看作是一種機(jī)械設(shè)計因素,會影響電流測量相關(guān)的磁信號。從機(jī)械設(shè)計的角度考慮,IMC-Hall 技術(shù)是一種更為可靠的解決方案。
有關(guān)詳細(xì)信息,請參閱 Melexis 參考設(shè)計指南
集磁點(diǎn)尺寸
IMC-Hall® 傳感器芯片有 4 種不同的版本/尺寸,覆蓋廣泛的靈敏度和磁場范圍:低磁場 (LF)、高磁場 (HF)、超高磁場 (VHF) 和極高磁場 (XHF)。
最大的集磁點(diǎn) (LF) 具有強(qiáng)磁增益,非常適合需要高磁靈敏度(高達(dá) 700 mV/mT)的低電流應(yīng)用。最小的集磁點(diǎn) (XHF) 可線性檢測高達(dá) ±90 mT 的強(qiáng)磁場,適用于具有極高功率密度的電流檢測應(yīng)用。
不同尺寸的集磁點(diǎn)將磁場信號轉(zhuǎn)換為電流范圍的能力,很大程度上取決于屏蔽罩的尺寸。結(jié)合寬度達(dá) 30 mm 的屏蔽罩?jǐn)?shù)據(jù),我們可以定義每種集磁點(diǎn)的電流范圍。
抗雜散磁場干擾
雜散磁場
磁傳感器芯片設(shè)計面臨著諸多挑戰(zhàn),其中之一是保證芯片的輸出與待測電流產(chǎn)生的磁感應(yīng)強(qiáng)度成正比,同時對周圍其他磁場(即“雜散磁場”)的免疫能力盡可能強(qiáng)。這是因?yàn)閭鞲衅餍酒貑屋S測量磁場,無法區(qū)分磁場源。雜散磁場可能源自附近流過的其他電流(即串?dāng)_)、附近的永磁體,以及影響程度很小的地磁場。只能通過合理而巧妙的設(shè)計盡可能降低它們對傳感器芯片產(chǎn)生干擾。影響設(shè)計的考量因素包括:
1) 避免雜散磁場干擾
使雜散磁場源盡可能遠(yuǎn)離傳感器芯片。磁場衰減與距離成反比(根據(jù)畢奧-薩伐爾定律)。這種方法行之有效,但是在實(shí)際的設(shè)計過程中,小型化和緊湊型的需求會給結(jié)構(gòu)的設(shè)計上帶來一定的挑戰(zhàn)。
雜散磁場的來源有多種,其中一種可能是鄰近的銅排。下圖顯示了傳感器芯片測得的鄰近銅排產(chǎn)生的磁場強(qiáng)度。將銅排放置在距離傳感器芯片 20 mm 到 170 mm 的位置,然后分別將傳感器芯片放在最佳位置以及最佳位置上方 1 mm 處,完成兩次模擬。
從圖中可以清楚地看出,磁感應(yīng)強(qiáng)度呈指數(shù)下降。傳感器芯片在屏蔽罩中的位置越高,對外部磁場的靈敏度就越高(紅線從綠線上方開始)。因此,建議盡可能將傳感器芯片放置在屏蔽罩內(nèi)較低的位置,并盡可能遠(yuǎn)離相鄰銅排或其他任何雜散磁場源。此外,還要了解雜散磁場會導(dǎo)致哪類誤差。
◎ 隨機(jī)雜散磁場會導(dǎo)致偏移誤差 - 如果測量 0 A 或 1000 A 電流,雜散磁場誤差將保持不變。
◎ 如果雜散磁場是由相鄰銅排產(chǎn)生的,則可能不是偏移誤差。如果相鄰銅排的電流與待測電流相關(guān)聯(lián)(例如 U 形銅排),雜散磁場誤差將與電流成正比,從而導(dǎo)致靈敏度誤差(即在 0 A 時生成 0 mT 雜散磁場)。
2) 抑制雜散磁場干擾
使用盡可能窄的鐵磁屏蔽罩,這樣會起到雙重作用:
◎ 首先,可以讓傳感器采集到更強(qiáng)的信號,從而提高信號與外部雜散磁場的比率。
◎ 其次,氣隙越窄,抗雜散磁場干擾的能力越強(qiáng)。相比低磁導(dǎo)率(或高磁阻)氣隙,雜散磁場更易通過磁導(dǎo)率高的屏蔽罩,從而避免了對傳感器芯片的干擾。
參數(shù)屏蔽系數(shù) (SF) 可用于量化對外部雜散磁場的抗干擾能力。系數(shù)越大,抗雜散磁場干擾能力越強(qiáng)。該系數(shù)定義為,外部施加的均勻磁場 (Bext) 與傳感器芯片測得的衰減磁場 (Bint) 之比。工業(yè)中使用的典型(代表性)雜散磁場強(qiáng)度為 1.25 mT,是在 1000 A/m 條件下產(chǎn)生的 (ISO 11452-8)。本質(zhì)上,它取決于系統(tǒng)以及根據(jù)第一段中所述的雜散磁場源選擇的抗干擾方法。
請注意,此處不涉及電流,我們只關(guān)注雜散磁場及其影響。SF 為 10 表示傳感器芯片測得的磁場強(qiáng)度是環(huán)境中磁場強(qiáng)度的十分之一。
本圖展示了使用盡可能窄的屏蔽罩的重要性,有時必須減小局部銅排的寬度。這種幾何形狀(見右圖)稱為頸縮,它可以通過兩種方式提高傳感器芯片性能:
◎ 芯片感應(yīng)到更強(qiáng)的信號磁場,從而增大信噪比 (SNR)
◎ 更有效地屏蔽雜散磁場。
因此,Melexis 建議使用寬度為 12 mm 或 15 mm 的屏蔽罩。
機(jī)構(gòu)裝配誤差和組裝
機(jī)械裝配誤差
組裝過程中,位移的偏差會引入測量誤差(也稱為靜態(tài)誤差),這種誤差可以被補(bǔ)償,但動態(tài)誤差無法補(bǔ)償。IMC-Hall 技術(shù)是應(yīng)對機(jī)構(gòu)裝配誤差的開環(huán)霍爾解決方案。
上表展示了 X、Y 和 Z 三個方向上誤差的近似值。從表中可以清楚地看到,屏蔽長度 (Y) 是最不敏感的方向,而最敏感的是屏蔽高度 (Z) 方向。沿 Y 軸和 X 軸的誤差為 3 倍關(guān)系,沿 Y 軸和 Z 軸的誤差為 15 倍之多。根據(jù)數(shù)據(jù)可以作出合理假設(shè),Y 軸誤差是 X 軸誤差的 3 倍,Y 軸誤差是 Z 軸誤差的 15 倍。
換句話說,Z 軸產(chǎn)生 0.1 mm 位移,會導(dǎo)致 Y 軸產(chǎn)生 1.5 mm 的位移,引起的誤差相似。由此可見,IMC-Hall 技術(shù)能夠可靠地應(yīng)對 X 和 Y 軸方向的機(jī)械裝配誤差。為優(yōu)化設(shè)計,建議將固定螺絲放在靠近傳感器芯片和屏蔽罩組件的位置,增強(qiáng) Z 軸固定效果。
機(jī)械裝配為達(dá)到最佳實(shí)踐,請訪問?PCB 封裝頁面,查閱在 PCB 上組裝芯片的相關(guān)指南
模塊校準(zhǔn)
Melexis 提供具有多種不同標(biāo)準(zhǔn)靈敏度(以 mV/mT 表示)的磁校準(zhǔn)芯片。大多數(shù)情況下,這些標(biāo)準(zhǔn)版本可以直接使用,不需要執(zhí)行任何 EOL(生產(chǎn)線最后階段)校準(zhǔn)。
同時可進(jìn)一步補(bǔ)償,提高最終精度:
通過 PTC-04 執(zhí)行 EOL 校準(zhǔn)
施加兩個電流(例如 0 A 和一個正電流)后,PTC-04 編程器通過更新芯片 EEPROM 對芯片進(jìn)行重新校準(zhǔn)。
通過微控制器執(zhí)行校準(zhǔn)
施加兩個電流(例如 0 A 和一個正電流)后,微控制器可以校正傳感器芯片測量值的偏移和斜率。